CISCのソースを表示

{{出典の明記|date=2011年12月}}
'''CISC'''（しすく、{{lang-en-short|Complex Instruction Set Computer}}）は、[[コンピュータ]]の[[命令セット|命令セットアーキテクチャ(ISA)]]の設計の方向性の一つである。単純な命令を指向した[[RISC]]が考案されたときに、対比して従来のISAは複雑であるとして、"Complex" の語を用いた "CISC" と呼ばれる様になった。典型的なCISCのISAはしばしば、単一の命令で複数の処理を行う、可変長命令である、[[直交性 (情報科学)|直交性]]がある、演算命令の[[被演算子|オペランド]]にメモリを指定できる、などで特徴づけられる。

CISCを採用した[[プロセッサ]]([[CPU]])をCISCプロセッサと呼ぶ。CISCプロセッサに分類されるプロセッサとしては、[[マイクロプログラム方式]]を採用した[[System/360]]、[[PDP-11]]、[[VAX]]などや、[[マイクロプロセッサ]]の[[MC68000|680x0]]、[[x86]]などがある。

== 概要 ==
現在は、[[x86]]互換[[プロセッサ]]がCISCに分類されるが、[[ARMアーキテクチャ]]<ref group="注">RISCに分類されることが多いが、可変長の命令、バンク切り替えなどCISC風の特徴を持つ。</ref>もCISCで特徴付けられる性格を持つ。古くに設計された[[ミニコンピュータ]]や[[メインフレーム]]もCISCに分類されるほか、[[アメリカ合衆国|米]][[モトローラ]]社の[[68000|MC 680x0]] (68K) 系プロセッサもCISCの系譜に含められる。命令語長が可変長であるため、ある一つの命令のデコードが終わらなければ次の命令の語の位置が判らず、複数の命令を同時にデコードするのが困難という欠点が指摘された<ref group="注">フェッチしたコードにつき、全てのワードやバイトごとにそれぞれ命令の先頭であるとみなしてデコードをすすめ、その中から有効なデコード結果の組み合わせを選択するという方式が1995年頃に確立したことから、回路規模を大きくするデメリットがあるものの可変命令長であっても1クロックサイクルで複数の命令をデコードできる。近年のプロセッサは5命令から20命令を一度にデコードできる。</ref>。

プログラミングでアセンブラ言語が用いられていた頃には豊富な[[アドレッシングモード|アドレッシングモード]]を備えて、命令の[[直交性 (情報科学)|直交性]]を備えることが良いと考えられていた。すなわち任意の演算で、どのアドレッシングモードでも使えるのが良いとされた。演算はレジスターレジスタ間演算のほかに、レジスターメモリ演算、メモリ－メモリ演算を備えているのが普通で、オペランドは2オペランドまたは3オペランドまで指定できるタイプが多い。つまり、メモリ1の内容とメモリ2の内容を論理積を取ってメモリ3に格納するというようなことが1命令でできる。[[C言語]]の[[条件演算子]] "?:"はCISCであった[[PDP-11]]が備えていた命令の名残りとされる。

インデックスアドレッシング時のオフセットも命令で指定されるデータ語長に合わせてスケーリングされることが多い。また、データ語長の異なるデータ間の演算でも演算前に自動的に符号拡張などが行なわれるため、データ長を揃える命令を省略できる場合が多い。データの境界をメモリ上の何処にでも置ける。<!--例えば1ワード(=2バイト)幅のデータを、偶数アドレスに配置するのみならず、奇数アドレスに配置することでメモリ空間の利用効率を上げられるCPUも多い。←RISC,CISCの区別というよりは実装の方針の方にウエイトがある-->1命令中で行なう処理が複雑なため、[[マイクロプログラム方式]]で実装されることが多い。

== 構造 ==
実行ユニットの演算器の幅を1/8語、1/4語、1/2語、1語、2語、3語、4語・・・と、実行速度と回路資源のトレードオフを図りながら自在に構成することが可能で柔軟性を持つ。[[マイクロプログラム方式]]にすることで同じインストラクションセットを維持したまま、内部[[マイクロアーキテクチャ]]を増強していくことができる。マイクロプログラミング方式とはマイクロアーキテクチャたる内部CPUが万能チューリングマシンとして外部CPUをシミュレートすることである。その時点の実装技術で最も有効な内部CPUが外部CPUをシミュレートして後方互換性を維持する。このようにCISCは後方互換性を維持したまま持続的に性能と機能を向上できるアーキテクチャである。

== 歴史 ==
初期のCPUは半導体の集積度が低いため、内部の演算器や実行ユニットのbit長がワード長より大幅に短かった。典型的には32bit＝１ワードに対して演算器は4bitで8回の演算を繰り返して32bit同士の計算を実行していた。この繰り返し演算が命令における実行ステージを複数のステートに分けて処理していた。このようなアーキテクチャを[[ビットスライス]]プロセッサと呼び、実行ユニットが4bitの場合に16進アーキテクチャと呼ばれた。

半導体の集積度が向上するにしたがって演算器のビット幅は増加し、CPUの内部構造は変更される。インストラクションセットの互換性を保ったまま内部アーキテクチャを容易に更新するために[[マイクロプログラム方式]]が採用された。CISCは当初から単純なマイクロアーキテクチャで豊富な機能を実現するためにマイクロプログラム方式を使っていた。実行ステージの処理に時間がかかるのでメモリレイテンシは問題ではなかった。メモリ間演算は理にかなっていた。

半導体の集積度が向上し、単一CPUの実行パイプラインが1/8語、1/4語、1/2語、1語実行ユニットと向上したときにRISCコンセプトが標榜された。RISCは1チップに集積されたCMOSマイクロプロセッサが32bit 1ワード実行ユニットで固定されるという前提に立って、単純化した構造で最適化すればCISCに勝てると考えていたようである。しかしCMOS半導体の集積度は向上し続け、スケーリング則により内部クロックは高速化し続けた。相対的にオンチップキャッシュのメモリレイテンシは増え続け、前提はすぐに崩れた。

CISCは引き続きCMOS半導体の集積度の向上に伴って、単一CPUのパイプラインを2語、3語、4語同時実行ユニットに向上した。複数実行ユニットにする方法が[[スーパースケーラ]]であり、更にその実行ユニット数を向上させる手法が[[アウト・オブ・オーダー実行|アウトオブオーダ実行]]、[[投機的実行]]である。これらは増加したメモリレイテンシの時間を有効利用して、複数可変長パイプライン実行ユニットに対して[[レジスタリネーミング]]を割り当てる複雑な内部構造になる。

このように、CISCは半導体の集積度の向上に伴い多数の実行ユニットに自動的に[[命令パイプライン]]を割り当てるマイクロアーキテクチャを発達させ、ソフトウェアを書き換えることなく性能の向上を実現してきたが、[[2004年]]ごろにはCISCのマイクロアーキテクチャが過度に複雑化したことで演算性能向上は限界に達し、マイクロプロセッサの高速化は[[マルチコア]]、[[同時マルチスレッディング]]、[[SIMD]]による性能向上に舵を切っている。これらの並列化手法による性能向上を享受するには、ソフトウェアの書き換えが必要になる。

== 現状 ==
{{see also|RISC#現在のRISC}}
[[1990年代]]には「CISCはRISCに置き換わる」との予測もあったが、実際にはCISCプロセッサの多くは内部的にRISCの技術を採用し、またRISCプロセッサの多くは命令数の追加を続けたため、[[2000年代]]には技術的な相違はほぼ消滅した。このため現在の「CISC」や「RISC」は、技術的な用語よりも、各プロセッサの歴史的な総称として使われている。

「CISC」は「[[x86]]および[[x64]]や、伝統的なメインフレームやミニコンピュータの各専用プロセッサなど」、「RISC」は「[[SPARC]]、[[MIPSアーキテクチャ|MIPS]]、[[PA-RISC]]、[[POWER]]などの[[マイクロプロセッサ]]」の意味で使われる場合が多い。なお[[IA-64]]はPA-RISCの後継でもあるが、[[EPICアーキテクチャ]]という独自のアーキテクチャを採用しており、RISCには分類しない場合が多い。また[[ARMアーキテクチャ|ARM]]はCISCとRISCの特徴を合わせ持っており、POWER・PowerPCも複雑な命令を[[マイクロプログラム]]で実装{{要出典|date=2011年4月|}}するなどRISCの典型からは外れたアーキテクチャだが、一般的にはどちらもRISCに分類される。

[[2009年]]現在の各市場での採用傾向は以下である。
*[[パーソナルコンピュータ]]市場（[[PC/AT互換機]]および[[Macintosh]]）では、CISC([[x86]])がほぼ独占している（PowerPCやARMを搭載したパソコンも存在するが、売り上げは極めて小さい）。
*[[UNIX]][[サーバ|サーバー]]市場は、ローエンドはCISC(x86)、ハイエンドは各社RISC（[[SPARC]]、[[POWER]]など）が比較的多い。
*[[メインフレーム]]市場は、CISC（[[System z|z/Architecture]]、[[ACOS-6|ACOS]]、[[IA-64]]、x86など）が大多数である。
*[[スーパーコンピュータ]]市場は、CISC(x86)が約9割、RISC（POWERなど）が約1割であり<ref>[http://journal.mycom.co.jp/news/2009/11/16/048/index.html スパコンTOP500 - ORNLのJaguarがRoadrunnerを破りトップに躍り出る - マイコミジャーナル]</ref>、ベクトルプロセッサ（[[NEC SX]]、演算プロセッサはRISC風の命令セット）搭載のシステムも若干ある。
*[[組み込みシステム|組み込み]]市場では、RISCが優勢である。チップサイズ及びフットプリントが小型で、省電力かつ高性能なプロセッサが強く求められるため、32bit以上の比較的高性能なプロセッサではRISCに強みがある。
*[[携帯電話]]市場は2014年現在もはRISC（主にARM）が独占している。
*[[スマートフォン]]市場は、2014年現在 x86 SoCを採用した物もある。
*[[ゲーム機]]市場は2013年にRISCの独占は破れて [[PlayStation 4]] と [[Xbox One]] がx86に切り替わった。

== 主なプロセッサ ==
=== 現行 ===
（命令セットアーキテクチャ（ISA）が同じ、ないしその派生のプロセッサが生産されているもの。初代モデルなど代表を挙げる）
*[[x86]] ([[IA-32]])
*[[System/360]]
**[[IBM]]の[[System z|z/Architecture]]プロセッサ - [[IBM z10]]など
**[[富士通]]のGS21/PRIMEFORCE用プロセッサ（独自開発を継続中）
**[[日立製作所|日立]]のAPシリーズ用プロセッサ（IBMと共同開発し供給を受けている）
*[[MC68000|680x0]] ([[Coldfire]])
*[[NEC Vシリーズ]] - V800シリーズはRISC
*[[M16C]]
*[[R8C/Tiny]]
*[[H8]]

=== 生産終了 ===
*[[VAX]]
*[[Z8000]]
*[[TRONCHIP]]

== 脚注 ==
{{脚注ヘルプ}}
{{Reflist}}

==注記==
{{Reflist|group=注}}<!--出典でない注釈はgroup="注"にする -->

== 関連項目 ==
{{ウィキポータルリンク|コンピュータ}}
{{Refbegin|2}}
*[[ビットスライス]]
*[[マイクロプログラム方式]]
*[[CPU年表]]
*[[VLIW]]
*[[EPICアーキテクチャ]]
*[[CPU設計]]
{{refend}}

== 外部リンク ==
*[http://journal.mycom.co.jp/column/architecture/120/index.html コンピュータアーキテクチャの話・CISCアーキテクチャとRISCアーキテクチャ - マイコミジャーナル]
*[http://www.atmarkit.co.jp/fsys/zunouhoudan/027zunou/end_of_risc.html 頭脳放談・第27回 RISCの敗因、CISCの勝因 - @IT]

{{CPU technologies}}

[[Category:CPU]]
[[Category:レトロニム]]
{{Computer-stub}}