SuperH

出典: フリー百科事典『ウィキペディア(Wikipedia)』
2013年11月20日 (水) 11:24時点における221.32.117.12 (トーク)による版 (概要)
(差分) ← 古い版 | 最新版 (差分) | 新しい版 → (差分)
移動先: 案内検索

SuperH(スーパーエイチ)は、日立製作所(現・ルネサス エレクトロニクス)が開発した組み込み機器用32ビットRISCマイクロコンピュータである。

概要

ファイル:Denso-SH2.jpg
SH-2が採用されたディーゼルエンジン制御用ECU

主にマイクロコントローラタイプのSH-1/SH-2マイクロプロセッサタイプのSH-3/SH-4の4シリーズが製品化されている。現在はそれぞれ上位シリーズであるSH-2A, SH-4Aが追加されている。また派生シリーズとして携帯電話のアプリケーションプロセッサ向けSH-Mobile、64ビットCPUコアであるSH-5がラインナップされている。

立ち上げ当初から消費電力あたりの性能 (MIPS/W)の向上を標榜していたことが特徴の一つである(現在で言うユビキタスコンピューティング社会における普及を目指した)。

1992年に最初の製品であるSH-1 (SH-7034:HD6417034)が発表され、組み込み用途の32ビットRISCマイクロコンピュータとして先鞭をつけた。その後SH-2が家庭用ゲーム機セガサターン、自動車用ECUなどに、SH-3がクラリオンのカーナビゲーション、テンプレート:仮リンク小惑星探査機はやぶさなどに、SH-4がドリームキャストに採用されたこともあり、メジャープロセッサとして認知された。また、DSPを含む製品を発表した。

STマイクロエレクトロニクスと共同開発したSH-5をIPコアで発表した後、性能を向上させる方向から一転(Windows CEベースのPDAPocket PC 2002からARMアーキテクチャに一本化されたことと、セガが家庭用ゲーム機のハードの開発から撤退したこと、RISCプロセッサのブームが一段落したこと、等も挙げられる)、携帯電話を中心にターゲットを絞ったSH-Mobileシリーズを展開し、日本の携帯電話各キャリアやウィルコムの機器に採用されている。

特徴

CPUコアはアドレス長、データ長はともに32ビットだが、インストラクションセットは16ビット固定長命令であり、32ビットCPUでありながらコード効率を向上、組み込み用32ビットマイコンとして成功させた(その後ARMMIPSなどもこれに倣い、Thumb命令などの16ビット命令体系を取り込んだ)。ビットフィールドを削減し16ビット語長に抑えるため、汎用レジスタは16本、2オペランド命令が基調となる。またインデックス修飾のオフセットバイト単位ではなく命令で指定するデータ長でスケーリングされ、さらに32ビット絶対アドレスや16 / 32ビット相対アドレスの指定は4bit / 8bitのディスプレースメント相対によるロード命令によって値を取得する必要がある。

CPUコアには汎用レジスタ16本のほかにグローバルベースレジスタ、ベクタベースレジスタ、サブルーチン呼び出し用のプロシジャレジスタなどを持つ。

周辺ユニットとして、タイマや割り込みコントローラ、シリアルインタフェースROM / RAMDMAコントローラI/Oポートなどが内蔵されている。

各SHシリーズは基本的に数字の若いシリーズとオブジェクトレベルで互換性がある。ただし、

  • ハードウェアレベルではSH-1 / SH-2とSH-3以上ではMMU等の関係で例外処理割り込み)などの実装が異なっている。
  • SH-3(SH-4以外)とSH-4間のオブジェクトには完全な上位互換性はなく、コードを共有するにはSH-3のオブジェクトのリンク時にアラインメントを4KBに指定する必要がある(WindowsCEの場合)。ただしSH-3ベースでコンパイルしたオブジェクトコードは、SH-4の浮動小数点レジスタを使用しない。

条件分岐は1bitのT(真 / 偽)フラグを比較命令でセットし、条件分岐命令で分岐する。 これは演算毎に自動でキャリーやゼロなどの複数のフラグがセットされ、条件分岐命令ではそのフラグを参照するアーキテクチャと、条件分岐命令で指定したレジスタのゼロ / 非ゼロや偶数・奇数によって直接分岐するアーキテクチャの折衷案といえる。また、分岐命令は多くが遅延スロットをもつ遅延分岐命令となっている。

シリーズ展開

シリーズ番号は初期の番号を記す。

コントローラタイプ

ファイル:HD6417095 01.jpg
スーパー32X,セガサターン用SH-2 HD6417095
SH-1 (SH7032/7034 - 動作周波数20MHz)
1992年に最初に出たSHシリーズで、他社の組み込み系マイコンチップが16ビットCISCに留まる中、いち早く32ビットRISCマイコンとして製品化された。
SH-2 (SH7604 - 動作周波数28.7MHz) 104MIPS/80MHz
1994年にSH-1の後継品種として、当初から家庭用ゲーム機のメガドライブの拡張機器であるスーパー32Xセガサターンに搭載することを想定して製品化された(セガサターン搭載品番はHD6417095)。そのため32ビット乗算回路の搭載や当時出たばかりのシンクロナスDRAMインタフェースなどを新規搭載した。セガサターン用ではない一般用の型番は,HD6417604。
SH-DSP (SH7410 - 動作周波数60MHz)
SH-2をベースに独立したDSPデータパスを追加し、乗算命令など信号処理性能を強化したシリーズ。1996年開発、翌年6月出荷。
SH2-DSP
SH-2A Core (SH7206 (No Fpu)- Dhrystone 480MIPS/200MHz)(SH7262 (with fpu) 345MIPS/144MHz)
SH-2をベースに最大2命令/1クロックにスーパースカラ方式を導入して高速化。命令長が32bitのものが追加されている。割り込み時のレジスタ退避をHW化することによってリアルタイム性向上。

プロセッサタイプ

ファイル:SH7091 01.jpg
ドリームキャストに搭載されているSH-4 HD6417091
SH-3 (SH7702/7708 - 動作周波数60MHz)
マイクロソフト社のWindows CEに対応したシリーズ。高速化と共にMMUなどのマルチタスクOSに必要な機能を追加し、PDAへの搭載を目的にした。またWindows CEに向け割込み機構を変更した。リトルエンディアンにも変更可能(SH-1、SH-2はビッグエンディアン)。1995年3月出荷。Windows CEのほかZaurus(MIシリーズ)などにも使用された。
SH-3 (SH7709 - 動作周波数80MHz)
8KBキャッシュ内蔵,電源電圧3.3V,MMU,シリアル×3ch,タイマー×3ch,RTC,DMAC,A/Dコンバータ,D/Aコンバータ,I/Oポート,オンチップデバッグ機能,メモリインターフェイス
SH-3 (SH7709A - 動作周波数100MHz/133MHz)
16KBキャッシュ内蔵,CPU部電源電圧1.8V,I/O部電源電圧3.3V,MMU,シリアル×3ch,タイマー×3ch,RTC,DMAC,A/Dコンバータ,D/Aコンバータ,I/Oポート,オンチップデバッグ機能,メモリインターフェイス
SH-4 (SH7750 - 動作周波数200MHz)
360MIPSの性能とベクトル型浮動小数点演算ユニットを搭載することで、マルチメディア機能を充実させた。SH-2と同様、当初から家庭用ゲーム機のドリームキャストに搭載することを想定して開発され、RTCをも内蔵した。SuperH Inc.からIPコアとしても提供された(現在はルネサスエレクトロニクスに移管)。1998年12月出荷。一部のWindowsCE機にも使用された。
SH3-DSP (SH7729R - 最大動作周波数200MHz)
SH-3コアにDSP機能を追加したマイコン。その他USBホスト機能などを内蔵する。2000年12月出荷。
SH-5 (SH5-101 - 動作周波数340MHz~500MHz)
日立(当時)とSTマイクロエレクトロニクスが共同で開発した64ビットマイコン。従来はSuperH Inc.からIPコアとしてのみ提供されていたが、現在はルネサス エレクトロニクスに移管されている。新しい命令セットとして64ビット拡張命令モード(SHmedia、従来互換モードはSHcompact)を持ち、SIMD系命令が拡充されている。FPUファミリでは128ビットのベクトル型浮動小数点演算ユニットを搭載する。
SH-4A (SH7780 - 最大動作周波数400MHz / SH7785 - 最大動作周波数600MHz / SH7786 - SH-4Aデュアル 最大動作周波数533MHz 開発中)
SH-4のパイプラインを7段にし、高速化。キャッシュ命令の強化・拡張モード(32bit物理アドレス空間)を追加。
SH-X3 (最大動作周波数800MHz)
SH-4Aを元にパイプラインを8段にしマルチコア化したもの。2007年第1四半期登場予定。

その他展開

F-ZTAT (Flexible Zero Turn Around Time)
フラッシュメモリを内蔵した品種。顧客がプログラムを固定化しマイコンを専用機能部品として扱った場合に、固定化プログラムの格納場所をフラッシュメモリとすることで顧客側から見た改修のターンアラウンドタイムを0とする意味から付けられた。
SH/Tiny シリーズ
SH-2コアを少ピンで小型のQFPパッケージに封止し、搭載するシステムの裾野を広げることを目的とした。
SH-Ether
IEEE 802.3u準拠のイーサネットコントローラを1~2チャンネル内蔵し、ネットワーク家電やFA向けに作られた。

SH-Mobile

SH-Mobileは、SuperHアーキテクチャのCPUコアに加え、マルチメディア処理回路や基地局とのデジタル信号を処理するベースバンド回路を加えた携帯電話向けのシステムLSI製品である。

SH7290 - 動作周波数200MHz
SH3-DSPをコアに持ち、外部ベースバンド回路とのインタフェースやデジタルカメラ用機能、LCD表示機能などを搭載する携帯電話用コアの初版。2002年4月出荷。

以後は、ハイエンド・ミドルレンジ・ローエンド向けと分離したシリーズ展開を行っている。

SH7300(SH-Mobile V)
SH7290の機能に加え、MPEG4のハードウェアアクセラレータを搭載し、さらにSXGAカメラ対応のインタフェースを内蔵しているため、TV電話機能や高精細カメラを備える次世代携帯電話に適したコア。ハイエンド向けコアの初版に位置する。
SH-Mobile V2
従来のSH-Mobile Vから、画像処理機能を大幅に強化。TFTカラー液晶に対応したLCDコントローラを内蔵、カメラインタフェースをUXGA対応に強化。またMPEG-4のフル・ハードウェアアクセラレータを搭載したことにより、CPU負荷を低減すると共に低消費電力化を図っている。
SH-Mobile3
この製品より、新コアのSH-Mobile Xコア(SH4AL-DSP)を採用。7段パイプラインハイパースケーラの採用で、アプリケーションの並列処理を余裕を持って可能にし、従来のハイエンド向けの製品から約2.3倍の性能向上を図っている。300万画素のカメラモジュールにも対応。


このほかにもSH-Mobile3Aなどの製品があり、ワンセグの送受信に最適化するなどの機能強化が図られている。

また、携帯電話以外での使用を前提としたSH-MobileRもあり、これはPNDなどで使用されている。

SH-Mobile Gシリーズ

SH-MobileをベースにW-CDMAおよびGSM対応のベースバンド回路を統合した製品で、NTTドコモおよび複数の携帯電話メーカーと共同で開発された。ベースバンドプロセッサおよびOSが動作するアプリケーションプロセッサにはARMアーキテクチャを採用し、SH-4およびPowerVR等の各種IPはマルチメディア等の高負荷処理を担当する[1]

最初のバージョンのSH-Mobile G12006年5月に量産出荷が始まった。富士通三菱電機シャープの3社が2006年のドコモのモデルから採用し、1年2カ月で1000万個を出荷した。

第二世代となるSH-Mobile G2は、下り最大3.6MbpsのHSDPAGPRSEDGEの対応に加え、OSやミドルウェア、ドライバなどの基本ソフトの一体化を行った。このバージョンのものから、富士通、三菱電機、シャープの3社が開発に加わった。2006年9月にサンプル出荷を開始し、2007年第3四半期から量産出荷を行っている。

第三世代SH-Mobile G3は、下り最大7.2MbpsのHSDPA(カテゴリー8)に対応し、このバージョンのものからソニー エリクソンが開発に参加した。2007年10月にサンプル出荷を開始している[2]

2008年10月には、SH-Mobile G4の開発開始を発表している[3]。45nmプロセスを採用し、新たにHSUPAHD画像処理への対応を予定している。

SH-Navi

SH-Navi
  • SH7770 400MHz
SH4Aコアを採用、カーナビ用のグラフィックエンジンとしてPowerVR MBXコアを内蔵している。
  • SH7786 533MHz
65 nm プロセスとなった、デュアルコア(SH-4A × 2)マイコン。車載用では世界で初めてDDR3 SDRAMに対応した。

脚注

  1. テンプレート:Cite web
  2. テンプレート:Cite web
  3. テンプレート:Cite web

外部リンク

テンプレート:Processor architectures